| 公司名稱 |
工作類別 |
|
基龍米克斯生物科技(股)公司
|
生物資訊工程師
|
|
1.Next Generation Sequencing (Illumina,ion-torrent等平台) 資料 QC 與處理。
2.執行並協助開發次世代定序應用之生資分析服務。
3.有專案管理經驗者佳。
|
|
| 公司名稱 |
工作類別 |
|
基龍米克斯生物科技(股)公司
|
(南區)次世代定序業務專員
|
|
1.負責區域：高雄、屏東
2.定期拜訪經銷客戶，維繫穩定客戶關係。
3.負責次世代定序產品銷售，並處理帳款回收相關事宜。
4.負責業務推廣，傳達及說明公司各項業務重大訊息、活動及產品。
|
|
| 公司名稱 |
工作類別 |
|
慧榮科技
|
【113年研發替代役】韌體架構工程師
|
|
1.熟悉程式語言(C/C++/Python)
2.熟悉演算法與資料結構
3.請提供碩士及大學成績單
4. Strong analytical & abstract thinking ability as well as technical communication skills
|
|
| 公司名稱 |
工作類別 |
|
慧榮科技
|
【113年研發替代役】APR設計工程師-新店
|
|
APR Physical design ( P&R ), including floorplan, power plan, physical synthesis, clock tree synthesis, routing, DRC/LVS to tapeout.
***請提供碩士及大學成績單
|
|
| 公司名稱 |
工作類別 |
|
慧榮科技
|
【113年研發替代役】類比IP工程師
|
|
1. Basic analog circuit design concept and study analog design class done.Having design experience is better just like LDO/DCDC/BANDGAP/PLL/ADC…etc.
2. IC measurement and check.
***請提供碩士及大學成績單
|
|
| 公司名稱 |
工作類別 |
|
慧榮科技
|
【113年研發替代役】軟體設計工程師
|
|
1. 開發驗證/Debug FW演算法之Window/Linux工具
2. 針對客戶需求客製化工具
3. 熟C/C++, GUI/IDE設計
4. 具Linux/Window driver開發經驗者佳
***請提供碩士及大學成績單
|
|
| 公司名稱 |
工作類別 |
|
慧榮科技
|
【113年研發替代役】韌體設計工程師
|
|
1. Familiar with C language
2. Embedded system related experience (加分，非必要)
3. NAND flash related experience (加分，非必要)
4. Familiar with ARM architecture (加分，非必要)
5. 請提供碩士及大學成績單
|
|
| 公司名稱 |
工作類別 |
|
慧榮科技
|
【113年研發替代役】設計驗證(DV)工程師
|
|
1. 閱讀相關 IP design spec (NVMe, PCIe, AMBA, …).
2. 撰寫verification plan.
3. 利用systemverilog, UVM 等相關語言工具設計 verification test bench.
4. 利用vendor VIP或自行開發之test suite設計 regression list.
5. 配合project開發流程, 透過各項數據及工具, 使晶片達到可信賴的程度.
***請提供碩士及大學成績單
|
|
| 公司名稱 |
工作類別 |
|
慧榮科技
|
【113年研發替代役】設計系統驗證(DVT)工程師
|
|
1. 熟C/C++
2. 有微處理器或嵌入式整合研究相關經驗 (ex, x86 or ARM platform, DSP)
3. 有Linux或Driver開發相關經驗
4. 請提供碩士及大學成績單
|
|
| 公司名稱 |
工作類別 |
|
慧榮科技
|
【113年研發替代役】ASIC設計工程師
|
|
1. Familiar with ASIC Flow / EDA Tool (Synthesis DCG , Scan at-speed insertion, LEC , CLP , PrimeTime STA , PTPX , Low power flow implement). Experience in CAD Team is a plus.
2. Familiar with ASIC/FPGA Integration(ARM CPU architecture , AXI / AHB / VCI Bus arbiter , Clock tree scheme , ASIC / SOC Power optimization flow, Xilinx FPGA V7 Scale).
3. Familiar with high-speed NAND flash spec and control.
***請提供碩士及大學成績單
|
|
