公司名稱： 瑞昱半導體股份有限公司
公司簡介
員工人數： 約5,000人
成立時間： 1986
資本額： 51.06億元　
產業別： 半導體　
營業項目： *研究設計、測試及銷售下列產品：
通訊網路、聯網多媒體、電腦週邊、多媒體、智慧互聯及其他特殊應用積體電路，和上述產品之應用軟體。

*提供上述產品之軟硬體應用設計、測試、維修及技術諮詢服務，兼營與本公司業務相關之貿易業務　
福利制度： 01.擁有高競爭力的薪資水準，且依營運成效決定之年度調薪、員工分紅及獎金。
02.除勞/健保外，公司尚提供全額補助之團體保險(含員工本人、配偶、子女)。
03.每年定期舉辦免費健康檢查(也協助同仁眷屬以低費用支出參加優質健檢)。
04.公司設有員工餐廳，補助午、晚餐費用，提供多樣化與豐富的餐飲服務。
05.內部設有便利商店、水果商店，提供零食點心、水果、飲料及日常用品服務。
06.瑞昱元氣活力館則提供十大主題區:包含運動/閱讀/遊戲與健康管理等服務。
07.瑞昱EAP舒壓按摩服務，同時提供全身舒壓、肩頸與腳底按摩服務。
08.職工福利委員會除定期舉辦專業多元之活動舉辦，尚有豐富社團活動和高額自助式福利金規劃。
09.員工學習發展中心則提供瑞昱人全新教育訓練與發展的專業服務；員工關懷中心則提供瑞昱人豐富諮商服務內容。
10.我們還擁有藏書(含影音)豐富的瑞昱人「悅」讀館、香醇休憩的咖啡小館。除此之外，公司廠區更是處處可見名家畫作，豐富工作生活在瑞昱。　
薪資範圍： 面議　

應徵方式

聯絡人： 楊小姐　
電話： 　
傳真： 　
E-mail： RTK_HR@realtek.com　
網址： https://recruit.realtek.com/zh/　

招募要項

可測試設計(DFT)工程師
1. 瑞昱強力招募(1)112年度研發替代役及(2)預聘112年應屆畢業之碩士、博士生。
2. 碩士以上；電機、資訊等相關科系，並具下列任一條件者佳：
a. 熟悉Verilog RTL、Synthesis、Simulation、Timing Analysis 等相關 IC Design Flow及有興趣者。
b. 熟悉 Design for Testability 技術，包含 Scan / ATPG、Delay Test、Memory BIST、Boundary Scan、Diagnosis 等及有興趣者。
c. 有 DFT Tools (如 DFT Compiler、TetraMAX、BSD Compiler、FastScan、TestKompress、MBISTArchitect) 使用經驗及有興趣者。
d. 積極負責、勇於迎接挑戰，對於 Nanometer / SoC DFT Implementation、開發及推廣設計流程有興趣者。
實體設計工程師
1. 瑞昱強力招募(1)112年度研發替代役及(2)預聘112年應屆畢業之碩士、博士生。
2. 碩士以上之電子、電機、電信、電控等相關科系，並具下列任一條件者佳：
a. 熟悉相關tools(Astro, Encounter, IC Compiler)者。
b. 熟悉IC後段設計流程, 具相關APR經驗及有興趣者。
c. 對於開發及推廣Physical Design Flow有興趣者。
d. 具程式設計(TCL,Perl,C/C++)能力者佳。
系統設計工程師
1. 瑞昱強力招募(1)112年度研發替代役及(2)預聘112年應屆畢業之碩士、博士生。
2. 碩士以上之電子、電機、電信、通訊、電控、資工、資科等相關科系，並具下列任一條件者佳：
a. 熟C、Assembly，具DSP及audio/video processing相關經驗或興趣者。
b. 多媒體影音系統開發經驗或興趣者。
c. 具網路embedded system開發經驗。
d. 熟網路基本概念。
e. 對RF、Microwave, AD/DA, FPGA硬體設計有興趣者。
f. 具實體層數位信號處理設計有興趣，並熟DMT、OFDM或ASIC邏輯線路設計者尤佳。
g. 對通訊網路、聯網多媒體、多媒體、電腦週邊、車用電子產品或程式設計有濃厚興趣者。
射頻(RF)IC設計工程師
1. 瑞昱強力招募(1)112年度研發替代役及(2)預聘112年應屆畢業之碩士、博士生。
2. 碩士以上之電子、電機、電信等相關科系。
a. 對RF IC設計有興趣者。
b. 熟CMOS/SiGe RF設計及通訊系統經驗尤佳。
演算法開發工程師
1. 瑞昱強力招募(1)112年度研發替代役及(2)預聘112年應屆畢業之碩士、博士生。
2. 碩士以上之電子、電機、電信、通訊、電控、資工、資科等相關科系，並具下列任一條件者佳：
a. 對影像處理演算法熟悉或有興趣。
b. 熟悉語音訊號前置處理與語音辨識或有興趣。
c. 對通訊實體層或跨層演算法設計有興趣者，熟通信協定標準者尤佳。
數位IC驗證工程師
1. 瑞昱強力招募(1)112年度研發替代役及(2)預聘112年應屆畢業之碩士、博士生。
2. 碩士以上之電子、電機、電信、電控、資工、資科等相關科系，並具下列任一條件者佳：
a. 熟悉C/C++、硬體描述語言(Verilog)和驗證語言(Vera/systemVerilog)。
b. 具IC設計經驗者佳。
c. 對晶片設計驗證或程式設計有濃厚興趣者。
數位IC設計工程師
1. 瑞昱強力招募(1)112年度研發替代役及(2)預聘112年應屆畢業之碩士、博士生。
2. 碩士以上之電子、電機、電信、電控、資工、資科等相關科系，並具下列任一條件者佳：
a. 熟悉數位信號處理、數位通信系統。
b. 熟悉於影像系統或數位影像處理，或影像壓縮/解壓縮演算法。
c. 熟悉計算機架構或對SoC設計有興趣者。
d. 具有電路設計、製程整合、元件經驗或有興趣者。
e. 熟悉HDL設計。
f. 對通訊網路、聯網多媒體、多媒體、電腦週邊、車用電子產品或程式設計有濃厚興趣者。
類比IC設計工程師
1. 瑞昱強力招募(1)112年度研發替代役及(2)預聘112年應屆畢業之碩士、博士生。
2. 碩士以上之電子、電機、電信、電控、資工等相關科系，並具下列任一條件者佳：
a. 熟C、C++、Assembly、Linux、SPICE、Matlab、Cadence EDA環境。
b. 熟類比電路設計、數位信號處理及有興趣者。
c. 具ADC、PLL相關經驗及有興趣者。
d. 對通訊網路、聯網多媒體、多媒體、電腦週邊產品或程式設計有濃厚興趣者。