公司名稱： 瑞昱半導體股份有限公司
公司簡介
員工人數： 7000人
成立時間： 1987年10月
資本額： NT$51.3億　
產業別： 半導體　
營業項目： 聯網多媒體ICs 通訊網路ICs 電腦週邊ICs 多媒體ICs 智慧互聯ICs　
福利制度： 法定項目
哺乳室週休二日家庭照顧假勞保健保陪產假產假特別休假育嬰留停女性生理假勞退提撥金安胎假產檢假員工體檢職災保險
其他福利
員工紅利年終獎金三節獎金/禮品員工舒壓按摩醫務室生活工作諮詢結婚禮金生育津貼社團補助社團活動家庭日特約商店健身房優於勞基法特休員工團體保險
薪資福利：
01.擁有高競爭力的薪資水準，且依營運成效決定之年度調薪、員工分紅及獎金。
02.除勞/健保外，公司尚提供全額補助之團體保險(含員工本人、配偶、子女)。
03.每年定期舉辦免費健康檢查(也協助同仁眷屬以低費用支出參加優質健檢)。
04.公司設有員工餐廳，補助午、晚餐費用，提供多樣化與豐富的餐飲服務。
05.內部設有便利商店、水果商店，提供零食點心、水果、飲料及日常用品服務。
06.瑞昱元氣活力館則提供十大主題區:包含運動/閱讀/遊戲與健康管理等服務。
07.瑞昱EAP舒壓按摩服務，同時提供全身舒壓、肩頸與腳底按摩服務。
08.職工福利委員會除定期舉辦專業多元之活動舉辦，尚有豐富社團活動和高額自助式福利金規劃。
09.員工學習發展中心則提供瑞昱人全新教育訓練與發展的專業服務；員工關懷中心則提供瑞昱人豐富諮商服務內容。
10.我們還擁有藏書(含影音)豐富的瑞昱人「悅」讀館、香醇休憩的咖啡小館。除此之外，公司廠區更是處處可見名家畫作，豐富工作生活在瑞昱。

教育訓練:
瑞昱自始至終以人為企業之基，組織之本。為永續經營並持續優質競爭力，瑞昱鼓勵每位同仁從新進人員教育訓練開始至完整教育訓練體系（海內外派訓、職能別、階層別、自我啟發訓練）課程包括MBA課程、研發技術、品質管理、工安環保消防、電腦技能、英日語、專題講座研討會、各大學在職進修碩士及學分班…等，完善教育訓練規劃以求每位同仁提昇工作績效，充份發揮潛能，推動企業發展及自我終生學習之雙贏策略。　
薪資範圍： 面議　

應徵方式

聯絡人： 楊承霖　
電話： 03-5780211 分機3611523　
傳真： 　
E-mail： elvisyang@realtek.com　
網址： https://www.104.com.tw/company/aexwm9k?jobsource=index_s_cs　

招募要項

高效能運算(HPC)處理器軟體工程師
工作項目：
1. Software and utility development for ARM Architecture based Complex CPU Subsystem Platform
2. CPU function software development and validation
3. CPU post-silicon issue analysis and handle

應徵條件：
1. 瑞昱強力招募(1)114年度研發替代役及(2)預聘114年應屆畢業之碩士、博士生。
2. 碩士以上之電子、電機、資工、資科等相關科系
3. 熟悉 ARMv7/v8/v9-A CPU 架構，有 ARM Cortex-A CPU system software 經驗尤佳。
4. 熟悉以下經驗者：
(a) CPU 之系統程式或工具開發。
(b) CPU/OS之 debug 及問題分析。
(c) CPU post-silicon issue analysis, debug & resolving。
(d) 具備 Verilog RTL 及相關工具軟體的使用經驗。
4. 積極負責、溝通協調能力強、勇於迎接挑戰，對於 High-Performance CPU Technology 有興趣者。
類比IC設計工程師
1. 瑞昱強力招募(1)114年度研發替代役及(2)預聘114年應屆畢業之碩士、博士生。
2. 碩士以上之電子、電機、電信、電控、資工等相關科系，並具下列任一條件者佳：
a. 熟C、C++、Assembly、Linux、SPICE、Matlab、Cadence EDA環境。
b. 熟類比電路設計、數位信號處理及有興趣者。
c. 具ADC、PLL相關經驗及有興趣者。
d. 對通訊網路、聯網多媒體、多媒體、電腦週邊產品或程式設計有濃厚興趣者。
演算法開發工程師
應徵條件：
1. 瑞昱強力招募(1)114年度研發替代役及(2)預聘114年應屆畢業之碩士、博士生。
2. 碩士以上之電子、電機、電信、通訊、電控、資工、資科等相關科系，並具下列任一條件者佳：
a. 對影像處理演算法熟悉或有興趣。
b. 熟悉語音訊號前置處理與語音辨識或有興趣。
c. 對通訊實體層或跨層演算法設計有興趣者，熟通信協定標準者尤佳。
數位IC設計工程師
1. 瑞昱強力招募(1)114年度研發替代役及(2)預聘114年應屆畢業之碩士、博士生。
2. 碩士以上之電子、電機、電信、電控、資工、資科等相關科系，並具下列任一條件者佳：
a. 熟悉數位信號處理、數位通信系統。
b. 熟悉於影像系統或數位影像處理，或影像壓縮/解壓縮演算法。
c. 熟悉計算機架構或對SoC設計有興趣者。
d. 具有電路設計、製程整合、元件經驗或有興趣者。
e. 熟悉HDL設計。
f. 對通訊網路、聯網多媒體、多媒體、電腦週邊、車用電子產品或程式設計有濃厚興趣者。
數位IC驗證工程師
應徵條件：
1. 瑞昱強力招募(1)114年度研發替代役及(2)預聘114年應屆畢業之碩士、博士生。
2. 碩士以上之電子、電機、電信、電控、資工、資科等相關科系，並具下列任一條件者佳：
a. 熟悉C/C++、硬體描述語言(Verilog)和驗證語言(Vera/systemVerilog)。
b. 具IC設計經驗者佳。
c. 對晶片設計驗證或程式設計有濃厚興趣者。
射頻(RF)IC設計工程師
1. 瑞昱強力招募(1)114年度研發替代役及(2)預聘114年應屆畢業之碩士、博士生。
2. 碩士以上之電子、電機、電信等相關科系。
a. 對RF IC設計有興趣者。
b. 熟CMOS/SiGe RF設計及通訊系統經驗尤佳。
實體設計工程師
應徵條件：
1. 瑞昱強力招募(1)114年度研發替代役及(2)預聘114年應屆畢業之碩士、博士生。
2. 碩士以上之電子、電機、電信、電控等相關科系，並具下列任一條件者佳：
a. 熟悉相關tools(Astro, Encounter, IC Compiler)者。
b. 熟悉IC後段設計流程, 具相關APR經驗及有興趣者。
c. 對於開發及推廣Physical Design Flow有興趣者。
d. 具程式設計(TCL,Perl,C/C++)能力者佳。
系統設計工程師
應徵條件：
1. 瑞昱強力招募(1)114年度研發替代役及(2)預聘114年應屆畢業之碩士、博士生。
2. 碩士以上之電子、電機、電信、通訊、電控、資工、資科等相關科系，並具下列任一條件者佳：
a. 熟C、C++、Linux、Assembly，具DSP及audio/video processing相關經驗或興趣者。
b. 多媒體影音系統開發經驗或興趣者。
c. 具網路embedded system開發經驗。
d. 熟網路基本概念。
e. 對RF、Microwave, AD/DA, FPGA硬體設計有興趣者。
f. 具實體層數位信號處理設計有興趣，並熟DMT、OFDM或ASIC邏輯線路設計者尤佳。
g. 對通訊網路、聯網多媒體、多媒體、電腦週邊、車用電子產品之系統韌體或程式設計有濃厚興趣者。
記憶體設計工程師
應徵條件：
1. 瑞昱強力招募(1)114年度研發替代役及(2)預聘114年應屆畢業之碩士、博士生。
2. 碩士以上之電子、電機、電信、電控、資工及通信等相關科系，並具下列任一條件者佳：
a. 熟悉CMOS元件特性。
b. 熟悉SRAM/其他記憶元件特性。
c. 熟悉Hspice, Hsim等simulation tool, Virtuso, Laker等layout tool.
d. 對SRAM/其他記憶體電路設計、測試與生產有興趣者。
可測試設計(DFT)工程師
應徵條件：
1. 瑞昱強力招募(1)114年度研發替代役及(2)預聘114年應屆畢業之碩士、博士生。
2. 碩士以上；電機、資訊等相關科系，並具下列任一條件者佳：
a. 熟悉Verilog RTL、Synthesis、Simulation、Timing Analysis 等相關 IC Design Flow及有興趣者。
b. 熟悉 Design for Testability 技術，包含 Scan / ATPG、Delay Test、Memory BIST、Boundary Scan、Diagnosis 等及有興趣者。
c. 有 DFT Tools (如 DFT Compiler、TetraMAX、BSD Compiler、FastScan、TestKompress、MBISTArchitect) 使用經驗及有興趣者。
d. 積極負責、勇於迎接挑戰，對於 Nanometer / SoC DFT Implementation、開發及推廣設計流程有興趣者。