公司名稱: 慧榮科技
公司簡介
員工人數: 1500人
成立時間: 1995
資本額: 10億5千萬 
產業別: 電子電機 
營業項目: 三大產品線:
*快閃記憶體控制晶片*
A. 固態硬碟控制晶片
B. 行動儲存控制晶片(eMMC/UFS)
C. 擴充式儲存控制晶片(記憶卡/隨身碟)

*儲存解決方案*
D. Ferri 嵌入式儲存(SSD/UFS/eMMC)
E. 寶存科技

*圖形顯示 SoC*
F. 嵌入式顯示晶片 
福利制度: 01. 高競爭力的薪資水準
02. 年終暨績效獎金(需發放當日在職員工方能領取)
03. 實施員工分紅,共創利潤共享
04. 每年薪資調整
05. 升遷管道暢通
06. 鼓勵員工創新發明,提供優渥專利獎金
07. 高額人才推薦獎金
08. 最佳員工及最佳總經理獎
09. 舒適的工作環境、人性化管理、溝通順暢、和諧的組織氣氛
10. 彈性上下班,優於勞基法的休假制度,新人到職當年度即可享有特休假
11. 完善教育訓練及Mentor制度
12. 享勞、健保及完善團體保險(含配偶、子女)、職災保險、海外商務旅遊平安及不便險、高階主管意外險
13. 福委會提供結婚禮金、生育補助、喪情慰問、疾病住院慰問、重大疾病慰問
14. 每年定期舉辦員工健康檢查
15. 高階主管健康檢查
16. 勞動、端午、中秋節及生日禮金
17. 旅遊津貼
18. 每季部門聚餐經費補助
19. 享有特約商店優惠
20. 員工協助方案諮詢服務
21. 福委會各項活動(發放電影票、名人講座、各式球類競賽...等)
22. 多元化的社團活動、志工服務
23. 慧榮家庭日,資深同仁贈金幣活動
24. 年終尾牙,豐富大獎等您來拿! 
薪資範圍: 面議 

應徵方式

聯絡人: 賴昱辰 
電話: 03-5526888 #2611 
傳真:  
E-mail: lawrence.lai@siliconmotion.com 
網址: https://www.104.com.tw/company/18rhl2hc 

招募要項

數位IC設計工程師
1. Familiar with Verilog / RTL coding
2. Familiar with Synopsys / Cadence / front-end design flow
3. Familiar with FPGA HW & SW integration
韌體設計工程師
1. Familiar with C / C++ / Assembly coding
2. Familiar with ARM based MCU
IC設計整合工程師
1. Good communicating
2. Experience with Verilog/System Verilog coding.
3. Experience with C/C++ coding.
演算法工程師
1. Familiar with NAND flash algorithm & file system management.
2. Strong analytical & abstract thinking ability as well as technical communication skills.
【113年研發替代役】ASIC設計工程師
1. Familiar with ASIC Flow / EDA Tool (Synthesis DCG , Scan at-speed insertion, LEC , CLP , PrimeTime STA , PTPX , Low power flow implement). Experience in CAD Team is a plus.
2. Familiar with ASIC/FPGA Integration(ARM CPU architecture , AXI / AHB / VCI Bus arbiter , Clock tree scheme , ASIC / SOC Power optimization flow, Xilinx FPGA V7 Scale).
3. Familiar with high-speed NAND flash spec and control.

***請提供碩士及大學成績單
【113年研發替代役】設計系統驗證(DVT)工程師
1. 熟C/C++
2. 有微處理器或嵌入式整合研究相關經驗 (ex, x86 or ARM platform, DSP)
3. 有Linux或Driver開發相關經驗
4. 請提供碩士及大學成績單
【113年研發替代役】設計驗證(DV)工程師
1. 閱讀相關 IP design spec (NVMe, PCIe, AMBA, …).
2. 撰寫verification plan.
3. 利用systemverilog, UVM 等相關語言工具設計 verification test bench.
4. 利用vendor VIP或自行開發之test suite設計 regression list.
5. 配合project開發流程, 透過各項數據及工具, 使晶片達到可信賴的程度.

***請提供碩士及大學成績單
【113年研發替代役】韌體設計工程師
1. Familiar with C language
2. Embedded system related experience (加分,非必要)
3. NAND flash related experience (加分,非必要)
4. Familiar with ARM architecture (加分,非必要)
5. 請提供碩士及大學成績單
【113年研發替代役】軟體設計工程師
1. 開發驗證/Debug FW演算法之Window/Linux工具
2. 針對客戶需求客製化工具
3. 熟C/C++, GUI/IDE設計
4. 具Linux/Window driver開發經驗者佳

***請提供碩士及大學成績單
【113年研發替代役】類比IP工程師
1. Basic analog circuit design concept and study analog design class done.Having design experience is better just like LDO/DCDC/BANDGAP/PLL/ADC…etc.
2. IC measurement and check.

***請提供碩士及大學成績單
【113年研發替代役】APR設計工程師-新店
APR Physical design ( P&R ), including floorplan, power plan, physical synthesis, clock tree synthesis, routing, DRC/LVS to tapeout.

***請提供碩士及大學成績單
【113年研發替代役】韌體架構工程師
1.熟悉程式語言(C/C++/Python)
2.熟悉演算法與資料結構
3.請提供碩士及大學成績單
4. Strong analytical & abstract thinking ability as well as technical communication skills